MFRC52201HN1 查看數據表（PDF） - NXP Semiconductors.
零件编号
产品描述 (功能)
生产厂家
MFRC52201HN1 Datasheet PDF : 95 Pages
| |||
NXP Semiconductors
MFRC522
Standard performance MIFARE and NTAG frontend
25. Contents
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
2
General description . . . . . . . . . . . . . . . . . . . . . . 1
2.1
Differences between version 1.0 and 2.0 . . . . . 1
3
Features and benefits . . . . . . . . . . . . . . . . . . . . 2
4
Quick reference data . . . . . . . . . . . . . . . . . . . . . 2
5
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
6
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
7
Pinning information . . . . . . . . . . . . . . . . . . . . . . 6
7.1
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
8
Functional description . . . . . . . . . . . . . . . . . . . 8
8.1
8.1.1
8.1.2
8.1.2.1
8.1.2.2
8.1.2.3
8.1.3
8.1.3.1
8.1.3.2
8.1.3.3
8.1.4
8.1.4.1
8.1.4.2
8.1.4.3
8.1.4.4
8.1.4.5
8.1.4.6
8.1.4.7
8.1.4.8
8.1.4.9
8.1.4.10
8.1.4.11
8.1.4.12
8.2
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.3
8.3.1
8.3.2
8.3.3
8.4
8.4.1
8.5
Digital interfaces . . . . . . . . . . . . . . . . . . . . . . . . 9
Automatic microcontroller interface detection. . 9
Serial Peripheral Interface . . . . . . . . . . . . . . . 10
SPI read data . . . . . . . . . . . . . . . . . . . . . . . . . 10
SPI write data . . . . . . . . . . . . . . . . . . . . . . . . . 11
SPI address byte . . . . . . . . . . . . . . . . . . . . . . 11
UART interface . . . . . . . . . . . . . . . . . . . . . . . . 11
Connection to a host. . . . . . . . . . . . . . . . . . . . 11
Selectable UART transfer speeds . . . . . . . . . 12
UART framing . . . . . . . . . . . . . . . . . . . . . . . . . 13
I2C-bus interface. . . . . . . . . . . . . . . . . . . . . . . 16
Data validity . . . . . . . . . . . . . . . . . . . . . . . . . . 17
START and STOP conditions . . . . . . . . . . . . . 17
Byte format . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . 18
7-Bit addressing . . . . . . . . . . . . . . . . . . . . . . . 19
Register write access . . . . . . . . . . . . . . . . . . . 19
Register read access . . . . . . . . . . . . . . . . . . . 20
High-speed mode . . . . . . . . . . . . . . . . . . . . . . 21
High-speed transfer . . . . . . . . . . . . . . . . . . . . 21
Serial data transfer format in HS mode . . . . . 21
Switching between F/S mode and HS mode . 23
MFRC522 at lower speed modes . . . . . . . . . . 23
Analog interface and contactless UART . . . . . 24
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
TX p-driver . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Serial data switch . . . . . . . . . . . . . . . . . . . . . . 26
MFIN and MFOUT interface support . . . . . . . 26
CRC coprocessor . . . . . . . . . . . . . . . . . . . . . . 28
FIFO buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Accessing the FIFO buffer . . . . . . . . . . . . . . . 28
Controlling the FIFO buffer . . . . . . . . . . . . . . . 28
FIFO buffer status information . . . . . . . . . . . . 28
Interrupt request system . . . . . . . . . . . . . . . . . 29
Interrupt sources overview . . . . . . . . . . . . . . . 29
Timer unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8.6
8.6.1
8.6.2
8.6.3
8.7
8.8
8.8.1
8.8.2
Power reduction modes . . . . . . . . . . . . . . . . . 32
Hard power-down. . . . . . . . . . . . . . . . . . . . . . 32
Soft power-down mode . . . . . . . . . . . . . . . . . 32
Transmitter power-down mode . . . . . . . . . . . 32
Oscillator circuit . . . . . . . . . . . . . . . . . . . . . . . 32
Reset and oscillator start-up time . . . . . . . . . 33
Reset timing requirements . . . . . . . . . . . . . . . 33
Oscillator start-up time . . . . . . . . . . . . . . . . . . 33
9
MFRC522 registers . . . . . . . . . . . . . . . . . . . . . 34
9.1
9.2
9.3
9.3.1
9.3.1.1
9.3.1.2
9.3.1.3
9.3.1.4
9.3.1.5
9.3.1.6
9.3.1.7
9.3.1.8
9.3.1.9
9.3.1.10
9.3.1.11
9.3.1.12
9.3.1.13
9.3.1.14
9.3.1.15
9.3.1.16
9.3.2
9.3.2.1
9.3.2.2
9.3.2.3
9.3.2.4
9.3.2.5
9.3.2.6
9.3.2.7
9.3.2.8
9.3.2.9
9.3.2.10
9.3.2.11
9.3.2.12
9.3.2.13
9.3.2.14
9.3.2.15
9.3.2.16
9.3.3
9.3.3.1
Register bit behavior . . . . . . . . . . . . . . . . . . . 34
Register overview . . . . . . . . . . . . . . . . . . . . . 35
Register descriptions . . . . . . . . . . . . . . . . . . . 37
Page 0: Command and status . . . . . . . . . . . . 37
Reserved register 00h . . . . . . . . . . . . . . . . . . 37
CommandReg register. . . . . . . . . . . . . . . . . . 37
ComIEnReg register . . . . . . . . . . . . . . . . . . . 37
DivIEnReg register. . . . . . . . . . . . . . . . . . . . . 38
ComIrqReg register . . . . . . . . . . . . . . . . . . . . 38
DivIrqReg register . . . . . . . . . . . . . . . . . . . . . 39
ErrorReg register . . . . . . . . . . . . . . . . . . . . . . 40
Status1Reg register . . . . . . . . . . . . . . . . . . . . 41
Status2Reg register . . . . . . . . . . . . . . . . . . . . 42
FIFODataReg register . . . . . . . . . . . . . . . . . . 43
FIFOLevelReg register. . . . . . . . . . . . . . . . . . 43
WaterLevelReg register . . . . . . . . . . . . . . . . . 43
ControlReg register . . . . . . . . . . . . . . . . . . . . 44
BitFramingReg register . . . . . . . . . . . . . . . . . 45
CollReg register . . . . . . . . . . . . . . . . . . . . . . . 45
Reserved register 0Fh . . . . . . . . . . . . . . . . . . 46
Page 1: Communication. . . . . . . . . . . . . . . . . 46
Reserved register 10h . . . . . . . . . . . . . . . . . . 46
ModeReg register . . . . . . . . . . . . . . . . . . . . . 47
TxModeReg register . . . . . . . . . . . . . . . . . . . 47
RxModeReg register . . . . . . . . . . . . . . . . . . . 48
TxControlReg register . . . . . . . . . . . . . . . . . . 49
TxASKReg register . . . . . . . . . . . . . . . . . . . . 50
TxSelReg register . . . . . . . . . . . . . . . . . . . . . 50
RxSelReg register . . . . . . . . . . . . . . . . . . . . . 51
RxThresholdReg register . . . . . . . . . . . . . . . . 52
DemodReg register . . . . . . . . . . . . . . . . . . . . 52
Reserved register 1Ah . . . . . . . . . . . . . . . . . . 53
Reserved register 1Bh . . . . . . . . . . . . . . . . . . 53
MfTxReg register . . . . . . . . . . . . . . . . . . . . . . 53
MfRxReg register . . . . . . . . . . . . . . . . . . . . . . 54
Reserved register 1Eh . . . . . . . . . . . . . . . . . . 54
SerialSpeedReg register . . . . . . . . . . . . . . . . 54
Page 2: Configuration . . . . . . . . . . . . . . . . . . 56
Reserved register 20h . . . . . . . . . . . . . . . . . . 56
continued >>
MFRC522
Product data sheet
COMPANY PUBLIC
All information provided in this document is subject to legal disclaimers.
Rev. 3.9 — 27 April 2016
112139
© NXP Semiconductors N.V. 2016. All rights reserved.
94 of 95
Share Link: 