DAC1627D1G25 查看數據表（PDF） - NXP Semiconductors.
零件编号
产品描述 (功能)
生产厂家
DAC1627D1G25
NXP Semiconductors.
DAC1627D1G25 Datasheet PDF : 69 Pages
| |||
NXP Semiconductors
DAC1627D1G25
Dual 16-bit DAC: up to 1.25 Gsps; x2, x4 and x8 interpolating
18. Contents
1
General description . . . . . . . . . . . . . . . . . . . . . . 1
2
Features and benefits . . . . . . . . . . . . . . . . . . . . 2
3
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4
Ordering information . . . . . . . . . . . . . . . . . . . . . 2
5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 3
6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 4
6.1
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
6.2
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 4
7
Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 6
8
Thermal characteristics . . . . . . . . . . . . . . . . . . 7
9
Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 8
10
Application information. . . . . . . . . . . . . . . . . . 12
10.1
10.2
10.2.1
10.2.2
10.3
10.4
10.4.1
10.4.2
10.4.3
10.4.4
10.5
10.5.1
10.5.2
10.6
10.7
10.7.1
10.7.2
10.7.3
10.8
10.9
10.9.1
10.9.2
10.9.3
10.9.4
10.10
10.11
10.12
10.12.1
10.12.2
10.13
10.14
10.15
10.16
10.16.1
General description . . . . . . . . . . . . . . . . . . . . 12
Serial Peripheral Interface (SPI) . . . . . . . . . . . 13
Protocol description . . . . . . . . . . . . . . . . . . . . 13
SPI timing description . . . . . . . . . . . . . . . . . . . 14
Power-on sequence . . . . . . . . . . . . . . . . . . . . 14
LVDS Data Input Format (DIF) block . . . . . . . 15
Input port polarity . . . . . . . . . . . . . . . . . . . . . . 15
Input port mapping . . . . . . . . . . . . . . . . . . . . . 16
Input port swapping . . . . . . . . . . . . . . . . . . . . 16
Input port formatting . . . . . . . . . . . . . . . . . . . . 17
Input clock . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
LVDS DDR clock. . . . . . . . . . . . . . . . . . . . . . . 18
DAC core clock . . . . . . . . . . . . . . . . . . . . . . . . 18
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Operating modes . . . . . . . . . . . . . . . . . . . . . . 21
CDI mode 0 (x2 interpolation). . . . . . . . . . . . . 22
CDI mode 1 (x4 interpolation). . . . . . . . . . . . . 22
CDI mode 2 (x8 interpolation). . . . . . . . . . . . . 23
FIR filters . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Single SideBand Modulator (SSBM). . . . . . . . 25
NCO in 40 bits . . . . . . . . . . . . . . . . . . . . . . . . 25
NCO low power . . . . . . . . . . . . . . . . . . . . . . . 26
Complex modulator . . . . . . . . . . . . . . . . . . . . 26
Minus 3dB. . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Inverse sinx / x . . . . . . . . . . . . . . . . . . . . . . . . 27
DAC transfer function . . . . . . . . . . . . . . . . . . . 27
Full-scale current . . . . . . . . . . . . . . . . . . . . . . 28
Regulation . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Full-scale current adjustment . . . . . . . . . . . . . 28
Digital offset adjustment . . . . . . . . . . . . . . . . . 29
Analog output . . . . . . . . . . . . . . . . . . . . . . . . . 30
Auxiliary DACs . . . . . . . . . . . . . . . . . . . . . . . . 31
Output configuration . . . . . . . . . . . . . . . . . . . . 32
Basic output configuration . . . . . . . . . . . . . . . 32
10.16.2
10.16.3
10.16.4
10.17
10.17.1
10.18
10.18.1
10.18.2
10.18.3
10.18.4
10.18.5
10.18.6
10.18.7
IQ-modulator - BGX7100 interface . . . . . . . . 33
IQ-modulator - DC interface. . . . . . . . . . . . . . 33
IQ-modulator - AC interface . . . . . . . . . . . . . . 36
Design recommendations . . . . . . . . . . . . . . . 36
Power and grounding. . . . . . . . . . . . . . . . . . . 36
Configuration interface. . . . . . . . . . . . . . . . . . 37
Register description . . . . . . . . . . . . . . . . . . . . 37
Page 0 register allocation map . . . . . . . . . . . 38
Page 0 bit definition detailed description . . . . 40
Page 1 allocation map . . . . . . . . . . . . . . . . . . 46
Page 1 bit definition detailed description . . . . 48
Page A register allocation map . . . . . . . . . . . 54
Page A bit definition detailed description . . . . 56
11
Package outline. . . . . . . . . . . . . . . . . . . . . . . . 61
12
Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . 62
13
Glossary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
13.1
Static parameters . . . . . . . . . . . . . . . . . . . . . . 63
13.2
Dynamic parameters . . . . . . . . . . . . . . . . . . . 63
14
Revision history . . . . . . . . . . . . . . . . . . . . . . . 64
15
Legal information . . . . . . . . . . . . . . . . . . . . . . 65
15.1
Data sheet status . . . . . . . . . . . . . . . . . . . . . . 65
15.2
Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
15.3
Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . 65
15.4
Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . 66
16
Contact information . . . . . . . . . . . . . . . . . . . . 66
17
Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
18
Contents. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Please be aware that important notices concerning this document and the product(s)
described herein, have been included in section ‘Legal information’.
© NXP B.V. 2011.
All rights reserved.
For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com
Date of release: 29 April 2011
Document identifier: DAC1627D1G25
Share Link: