Contents
PSD835G2V
19.1 Power-up reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
19.2 Warm reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
19.3 I/O pin, Register and PLD status at reset . . . . . . . . . . . . . . . . . . . . . . . . . 89
19.4 Reset of Flash memory Erase and Program cycles . . . . . . . . . . . . . . . . . 89
20
Programming in-circuit using the JTAG/ISP interface . . . . . . . . . . . . . 91
20.1 Standard JTAG signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
20.2 JTAG extensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
20.3 Security and Flash memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
21
AC/DC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
22
Maximum rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
23
AC and DC parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
24
Package mechanical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
25
Part numbering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Appendix A Pin assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
6/118