AM8530H(1992) 查看數據表（PDF） - Advanced Micro Devices
零件编号
产品描述 (功能)
生产厂家
AM8530H Datasheet PDF : 194 Pages
| |||
AMD
Chapter 5
Table of Contents
4.7.2.3 CRC Error . . . . . . . . . . . . . . . . . . . . . . . . . . 4–22
4.7.2.4 CRC Character Reception . . . . . . . . . . . . . . 4–22
4.7.3 End of Frame (EOF) . . . . . . . . . . . . . . . . . . . . . . . . . 4–26
4.8 Transmitter Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–27
4.8.1 Transmitter Initialization . . . . . . . . . . . . . . . . . . . . . . . 4–27
4.8.2 Mark/Flag Idle Generation . . . . . . . . . . . . . . . . . . . . . 4–27
4.8.3 Auto Flag Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–27
4.8.4 Abort Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–28
4.8.5 Auto Transmit CRC Generator Preset . . . . . . . . . . . . 4–28
4.8.6 CRC Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–28
4.8.7 Auto Tx Underrun/EOM Latch Reset . . . . . . . . . . . . . 4–29
4.8.8 Transmitter Disabling . . . . . . . . . . . . . . . . . . . . . . . . . 4–29
4.8.9 NRZI Mode Transmitter Disabling . . . . . . . . . . . . . . . 4–29
4.9 SDLC Loop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–30
4.9.1 Going on Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–30
4.9.1.1 On Loop Program Sequence . . . . . . . . . . . . 4–31
4.9.1.2 On Loop Message Transmission . . . . . . . . . 4–31
4.9.1.3 On Loop Transmit Message
Programming Sequence . . . . . . . . . . . . . . . 4–31
4.9.2 Going off Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4–31
4.9.2.1 Off Loop Programming Sequence . . . . . . . . 4–32
4.9.3 SDLC Loop Initialization . . . . . . . . . . . . . . . . . . . . . . 4–32
4.9.4 SDLC Loop NRZI Encoding Enabled . . . . . . . . . . . . . 4–32
4.10 Synchronous Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . 4–32
4.10.1 Receiver Operation . . . . . . . . . . . . . . . . . . . . . . . . . . 4–32
4.10.1.1 SYNC Detect Output . . . . . . . . . . . . . . . . . . 4–33
4.10.1.1.1 MONOSYNC Mode . . . . . . . . . 4–33
4.11.1.2 BISYNC Mode . . . . . . . . . . . . . . . . . . . . . . . 4–33
4.10.1.2 SYNC Character Length . . . . . . . . . . . . . . . 4–34
4.10.1.3 Receiver Initialization . . . . . . . . . . . . . . . . . 4–34
4.10.1.4 Sync Character Removal . . . . . . . . . . . . . . . 4–34
4.10.1.5 CRC Polynomial Selection . . . . . . . . . . . . . 4–36
4.10.1.5.1 Rx CRC Initialization . . . . . . . . 4–36
4.10.1.5.2 Rx CRC Enabling . . . . . . . . . . . 4–36
4.10.1.5.3 Rx CRC Character Exclusion . . 4–36
4.10.1.5.4 CRC Error . . . . . . . . . . . . . . . . . 4–37
4.10.2 Transmitter Operation . . . . . . . . . . . . . . . . . . . . . . . . 4–37
4.10.2.1 Transmitter Initialization . . . . . . . . . . . . . . . 4–38
4.10.2.2 CRC Polynomial Selection . . . . . . . . . . . . . 4–38
4.10.2.2.1 Tx CRC Initialization . . . . . . . . . 4–38
4.10.2.2.2 Tx CRC Enabling . . . . . . . . . . . 4–38
4.10.2.2.3 CRC Transmission . . . . . . . . . . 4–38
4.10.2.2.4 Tx CRC Character Exclusion . . 4–39
4.10.2.3 Transparent Transmission . . . . . . . . . . . . . . 4–39
4.10.2.4 Transmitter to Receiver Synchronization . . . 4–39
4.10.2.4.1 Transmitter Disabling . . . . . . . . 4–40
4.10.2.5 External SYNC Mode . . . . . . . . . . . . . . . . . 4–40
4.10.2.5.1 SDLC External SYNC Mode . . . 4–41
4.10.2.5.2 Synchronous External
Sync Mode . . . . . . . . . . . . . . . . 4–41
Support Circuitry Programming
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.2 Clock Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.2.1 Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5–3
5.2.2 Receive Clock Source . . . . . . . . . . . . . . . . . . . . . . . . 5–4
5.2.3 Transmit Clock Source . . . . . . . . . . . . . . . . . . . . . . . 5–4
5.2.4 Clock Programming . . . . . . . . . . . . . . . . . . . . . . . . . . 5–5
5.3 Baud Rate Generator (BRG) . . . . . . . . . . . . . . . . . . . . . . . . . 5–6
Share Link: 