AKD4552 查看數據表（PDF） - Asahi Kasei Microdevices
零件编号
产品描述 (功能)
生产厂家
AKD4552 Datasheet PDF : 15 Pages
| |||
ASAHI KASEI
[AK4552]
スイッチング特性
(Ta=25°C; VA, VD=2.4 ∼ 4.0V; CL=20pF)
パラメータ
Symbol
min
typ
max
Master Clock Timing
Frequency
fCLK
2.048
38.4
Pulse Width Low
tCLKL
10
Pulse Width High
tCLKH
10
LRCK Frequency
Normal Speed
fsn
8
50
Double Speed
fsd
50
100
Quad Speed
fsq
100
200
Duty Cycle
Duty
45
55
Serial Interface Timing
BCLK Period
Normal Speed
tBCK
1/96fsn
Double Speed
tBCK
1/64fsd
Quad Speed
tBCK
1/64fsq
BCLK Pulse Width Low
tBCKL
33
Pulse Width High
tBCKH
33
LRCK Edge to BCLK “↑”
(注 9)
tLRB
20
BCLK “↑” to LRCK Edge
(注 9)
tBLR
20
LRCK Edge to SDTO (MSB)
tDLR
40
BCLK “↓” to SDTO
tDBS
40
SDTI Hold Time
tSDH
20
SDTI Setup Time
tSDS
20
Reset Timing
PDN Pulse Width
PDN “↑” to SDTO Valid (注 10)
tPW
150
tPWV
2081
注 9. この規格値は LRCKのエッジとBCLKの“↑”が重ならないように規定しています。
注 10. PDNを立ち上げてからの LRCKクロックの“↑”の回数です。
Units
MHz
ns
ns
kHz
kHz
kHz
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
1/fs
MS0055-J-01
-6-
2001/02
Share Link: 