M470L3224BT0 查看數據表（PDF） - Samsung
零件编号
产品描述 (功能)
生产厂家
M470L3224BT0 Datasheet PDF : 14 Pages
| |||
M470L3224BT0
200pin DDR SDRAM SODIMM
FUNCTIONAL BLOCK DIAGRAM
S1
S0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D0
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D4
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
DQS4
DM4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS5
DM5
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS2
DM2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS3
DM3
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
BA0 - BA1
A0 - A13
RAS
CAS
CKE0
WE
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D1
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D5
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
DQS6
DM6
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
DQS7
DM7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
BA0-BA1: DDR SDRAMs D0 - D7
A0-A13: DDR SDRAMs D0 - D7
RAS: SDRAMs D0 - D7
CAS: SDRAMs D0 - D7
CKE: SDRAMs D0 - D7
WE: SDRAMs D0 - D7
Clock Wiring
Clock
Input
SDRAMs
CK0/CK0
CK1/CK1
CK2/CK2
4 SDRAMs
4 SDRAMs
NC
VDDSPD
VDD/VDDQ
VREF
VSS
VDDID
SPD
D0 - D7
D0 - D7
D0 - D7
D0 - D7
Strap: see Note 4
Serial PD
SCL
WP
A0 A1 A2
SA0 SA1 SA2
SDA
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D2
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D6
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D3
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
LDQS
LDM
S
I/0 0
I/0 1
I/0 2 D7
I/0 3
I/0 4
I/0 5
I/0 6
I/0 7
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
UDQS
UDM
I/0 8
I/0 9
I/0 10
I/0 11
I/0 12
I/0 13
I/0 14
I/0 15
Dram1
R=120Ω
± 5%
CK
CK
Card
Edge
Dram2
Dram3
*Clock Net Wiring
Dram4
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
4. VDDID strap connections
(for memory device VDD, VDDQ):
STRAP OUT (OPEN): VDD = VDDQ
STRAP IN (VSS): VDD ≠ VDDQ.
Rev. 0.1 June. 2001
Share Link: 