M470T2953CZ0-CD5 查看數據表（PDF） - Samsung
零件编号
产品描述 (功能)
生产厂家
M470T2953CZ0-CD5
Samsung
M470T2953CZ0-CD5 Datasheet PDF : 18 Pages
| |||
256MB, 512MB, 1GB Unbuffered SODIMMs
DDR2 SDRAM
Pin Configurations (Front side/Back side)
Pin Front Pin Back Pin Front Pin Back Pin Front Pin Back Pin Front Pin
1
VREF
2
VSS
51
DQS2
52
DM2
101
A1
102
A0
151
DQ42
152
3
VSS
4
DQ4
53
VSS
54
VSS
103
VDD
104
VDD
153
DQ43
154
5
DQ0
6
DQ5
55
DQ18
56
DQ22
105 A10/AP 106
BA1
155
VSS
156
7
DQ1
8
VSS
57
DQ19
58
DQ23
107
BA0
108
RAS
157
DQ48
158
9
VSS
10
DM0
59
VSS
60
VSS
109
WE
110
S0
159
DQ49
160
11
DQS0
12
VSS
61
DQ24
62
DQ28
111
VDD
112
VDD
161
VSS
162
13
DQS0
14
DQ6
63
DQ25
64
DQ29
113
CAS
114
ODT0
163 NC, TEST 164
15
VSS
16
DQ7
65
VSS
66
VSS
115
NC/S1
116
A13
165
VSS
166
17
DQ2
18
VSS
67
DM3
68
DQS3
117
VDD
118
VDD
167
DQS6
168
19
DQ3
20
DQ12
69
NC
70
DQS3
119 NC/ODT1 120
NC
169
DQS6
170
21
VSS
22
DQ13
71
VSS
72
VSS
121
VSS
122
VSS
171
VSS
172
23
DQ8
24
VSS
73
DQ26
74
DQ30
123
DQ32
124
DQ36
173
DQ50
174
25
DQ9
26
DM1
75
DQ27
76
DQ31
125
DQ33
126
DQ37
175
DQ51
176
27
VSS
28
VSS
77
VSS
78
VSS
127
VSS
128
VSS
177
VSS
178
29
DQS1
30
CK0
79
CKE0
80 NC/CKE1 129
DQS4
130
DM4
179
DQ56
180
31
DQS1
32
CK0
81
VDD
82
VDD
131
DQS4
132
VSS
181
DQ57
182
33
VSS
34
VSS
83
NC
84
NC
133
VSS
134
DQ38
183
VSS
184
35
DQ10
36
DQ14
85
BA2
86
NC
135
DQ34
136
DQ39
185
DM7
186
37
DQ11
38
DQ15
87
VDD
88
VDD
137
DQ35
138
VSS
187
VSS
188
39
VSS
40
VSS
89
A12
90
A11
139
VSS
140
DQ44
189
DQ58
190
41
VSS
42
VSS
91
A9
92
A7
141
DQ40
142
DQ45
191
DQ59
192
43
DQ16
44
DQ20
93
A8
94
A6
143
DQ41
144
VSS
193
VSS
194
45
DQ17
46
DQ21
95
VDD
96
VDD
145
VSS
146
DQS5
195
SDA
196
47
VSS
48
VSS
97
49
DQS2
50
NC
99
A5
98
A4
147
DM5
148
DQS5
197
SCL
198
A3
100
A2
149
VSS
150
VSS
199 VDDSPD 200
Note : NC = No Connect; NC, TEST(pin 163)is for bus analysis tool and is not connected on normal memory modules.
Back
DQ46
DQ47
VSS
DQ52
DQ53
VSS
CK1
CK1
VSS
DM6
VSS
DQ54
DQ55
VSS
DQ60
DQ61
VSS
DQS7
DQS7
VSS
DQ62
DQ63
VSS
SA0
SA1
Pin Description
Pin Name
CK0,CK1
CK0,CK1
CKE0,CKE1
RAS
CAS
WE
Function
Clock Inputs, positive line
Clock Inputs, negative line
Clock Enables
Row Address Strobe
Column Address Strobe
Write Enable
S0,S1
Chip Selects
A0~A9, A11~A13
A10/AP
BA0,BA1
ODT0,ODT1
SCL
Address Inputs
Address Input/Autoprecharge
SDRAM Bank Address
On-die termination control
Serial Presence Detect(SPD) Clock Input
Pin Name
SDA
SA1,SA0
DQ0~DQ63
DM0~DM7
DQS0~DQS7
DQS0~DQS7
TEST
VDD
VSS
VREF
VDDSPD
NC
Function
SPD Data Input/Output
SPD address
Data Input/Output
Data Masks
Data strobes
Data strobes complement
Logic Analyzer specific test pin
(No connect on So-DIMM)
Core and I/O Power
Ground
Input/Output Reference
SPD Power
Spare pins, No connect
Rev. 1.2 Aug. 2005
Share Link: