PSD835G2-70UIT 查看數據表（PDF） - STMicroelectronics

零件编号

产品描述 (功能)

生产厂家

PSD835G2-70UIT

Flash PSD, 3 V supply, for 8-bit MCUs 4 Mbit + 256 Kbit dual Flash memories and 64 Kbit SRAM

STMicroelectronics 

Contents

Contents

PSD835G2V

1

Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.1 In-system programming (ISP) via JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.1.1 First time programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.1.2 Inventory build-up of pre-programmed devices . . . . . . . . . . . . . . . . . . . 11

1.1.3 Expensive sockets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.2 In-application programming (IAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

1.2.1 Simultaneous read and write to Flash memory . . . . . . . . . . . . . . . . . . . 12

1.2.2 Complex memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

1.2.3 Separate Program and Data space . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

1.3 PSDsoft . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2

PSD architectural overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

2.1 Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

2.2 Page Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

2.3 PLDs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

2.4 I/O Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.5 MCU Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.6 JTAG Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.7 In-system programming (ISP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

2.8 In-application re-programming (IAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

2.9 Power management unit (PMU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3

Development system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

4

PSD register description and address offset . . . . . . . . . . . . . . . . . . . . 23

5

Register bit definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

6

Detailed operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

6.1 Memory blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

6.2 Primary Flash memory and Secondary Flash memory description . . . . . 30

6.3 Memory Block Select signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

6.4 Upper and Lower Block IN MAIN FLASH SECTOR . . . . . . . . . . . . . . . . . 30

2/118

Share Link: