V82658B04SXTG-A1 查看數據表（PDF） - Mosel Vitelic Corporation
零件编号
产品描述 (功能)
生产厂家
V82658B04SXTG-A1 Datasheet PDF : 14 Pages
| |||
MOSEL VITELIC
Block Diagram
V82658B04S
DQS0
DM0
DQS1
DM1
DQS2
DM2
DQS3
DM3
S0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
LDQS S
LDM
I/O 0
I/O 1
D0
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
LDQS S
LDM
I/O 0
I/O 1
D1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQS4
DM4
DQS5
DM5
DQS6
DM6
DQS7
DM7
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
LDQS S
LDM
I/O 0
I/O 1
D2
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ58
DQ60
DQ61
DQ62
DQ63
LDQS S
LDM
I/O 0
I/O 1
D3
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
UDQS
UDM
I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15
BA0 - BA1
A0 - A13
RAS
CAS
CKE0
WE
VDDSPD
VDD/VDDQ
VREF
VSS
VDDID
BA0-BA1: DDR SDRAMs D0 - D3
A0-A13: DDR SDRAMs D0 - D3
RAS: SDRAMs D0 - D3
CAS: SDRAMs D0 - D3
CKE: SDRAMs D0 - D3
WE: SDRAMs D0 - D3
Clock Wiring
Clock
Input
SDRAMs
CK0/CK0
CK1/CK1
CK2/CK2
2 SDRAMs
2 SDRAMs
NC
*Clock Net Wiring
Dram1
R=120Ω
± 5%
CK
CK
Card
Edge
Cap
Dram3
Cap
SPD
D0 - D3
D0 - D3
D0 - D3
D0 - D3
Strap: see Note 4
SCL
WP
Serial PD
A0 A1 A2
SA0 SA1 SA2
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
SDA 2. DQ/DQS/DM/CKE/CS relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
4. VDDID strap connections
(for memory device VDD, VDDQ):
STRAP OUT (OPEN): VDD = VDDQ
STRAP IN (VSS): VDD ≠ VDDQ.
V82658B04S Rev. 1.2 March 2002
3
Share Link: 